Rambus發布HBM4E記憶體控制器IP以滿足下一代AI頻寬需求

晶片與矽智財技術公司Rambus於2026年3月4日宣布推出HBM4E記憶體控制器IP，旨在為下一代人工智慧加速器、圖形處理單元（GPU）以及高效能運算（HPC）系統中對記憶體頻寬的嚴苛要求，提供先進的效能與可靠性功能。Rambus將此控制器定位為業界首創，以配合HBM4處理器於2026年進入大量生產時，滿足業界不斷攀升的記憶體頻寬需求。

此控制器技術規格強勁，單通道操作速度可達每秒16 Giga bits (Gbps)，理論上能為單一HBM4E元件提供高達每秒4.1 Tera bytes (TB) 的記憶體頻寬。當此解決方案在AI加速器配置中與八個連接的HBM4E堆疊搭配使用時，總記憶體頻寬可超過每秒32 TB。此等容量被視為大規模模型訓練、推論及數據密集型HPC工作負載的關鍵要素。HBM4E本質上是一種高頻寬記憶體堆疊，利用穿矽導孔（TSV）垂直連接多層DRAM晶片，實現高頻寬與低延遲，已成為現代AI晶片的基礎技術。

根據JEDEC的時程規劃，官方HBM4標準已於2025年4月公佈，業界路線圖則將HBM4E的品質驗證目標設定在2026年下半年，以配合2027年的加速器產品發布。業界分析指出，HBM的發展正處於「記憶體超級週期」，需求增長速度超過摩爾定律，例如NVIDIA的Rubin R100預計將搭載288GB的HBM4，頻寬介於13至15 TB/s之間。

Rambus此次推出的IP方案，基於其超過百項HBM設計成功案例，旨在將此控制器IP推向未來的AI系統單晶片（SoC）設計領域。該IP整合了先進的可靠性特性，旨在協助客戶在晶片複雜度增加的環境中，實現首次投片即成功的目標。此外，此控制器展現高度的架構彈性，可與第三方PHY解決方案配對，在2.5D或3D封裝中建構完整的HBM4E記憶體子系統，適用於雲端、企業及邊緣部署場景。

業界對此進展表示肯定。三星電子企業副總裁暨晶圓廠IP開發團隊負責人Ben Rhew表示，HBM4E代表了HBM技術的一個重要里程碑，為先進的AI和HPC工作負載提供了前所未有的效能。IDC的記憶體半導體項目副總裁Soo Kyoum Kim強調，隨著AI處理器需求的持續攀升，HBM4E IP的問市將是推動尖端AI硬體設計的關鍵基石。Rambus的矽IP部門資深副總裁兼總經理Simon Blake-Wilson指出，鑑於AI對頻寬的無厭需求，記憶體生態系統必須持續積極推進效能進展。目前，Rambus的HBM4E記憶體控制器IP已開放授權，並已對設計客戶啟動早期存取計畫。