Rambus Wprowadza Kontroler Pamięci HBM4E dla Akceleratorów AI Nowej Generacji

Rambus Inc., firma specjalizująca się w technologiach półprzewodnikowych i własności intelektualnej (IP), ogłosiła 4 marca 2026 roku wprowadzenie na rynek swojego kontrolera pamięci HBM4E (High Bandwidth Memory 4 Extended). Rozwiązanie to zostało zaprojektowane w celu dostarczenia zaawansowanej wydajności i funkcji niezawodności, które mają zaspokoić rosnące wymagania dotyczące przepustowości pamięci w akceleratorach sztucznej inteligencji, procesorach graficznych (GPU) oraz systemach obliczeń o wysokiej wydajności (HPC) nowej generacji.

Kontroler HBM4E, pozycjonowany jako pierwsze tego typu rozwiązanie na rynku, ma za zadanie sprostać eskalującemu zapotrzebowaniu na przepustowość, szczególnie w kontekście wchodzenia procesorów wspierających HBM4 w fazę masowej produkcji w 2026 roku. Osiąga on prędkość do 16 gigabitów na sekundę (Gbps) na pin, co przekłada się na teoretyczną przepustowość 4,1 terabajta na sekundę (TB/s) na jedno urządzenie HBM4E. W typowej konfiguracji akceleratora AI z ośmioma stosami HBM4E, całkowita przepustowość pamięci może przekroczyć 32 TB/s, co jest kluczowe dla trenowania dużych modeli, wnioskowania oraz obciążeń HPC intensywnie korzystających z danych.

Technologia HBM4E stanowi rozwinięcie standardu HBM4, ogłoszonego przez JEDEC w kwietniu 2025 roku. Standard HBM4 podwaja przepustowość w stosunku do HBM3 do 2 TB/s na stos i wprowadza podwojenie liczby niezależnych kanałów z 16 do 32, co zwiększa równoległość zadań AI i HPC. Inżynierowie Rambus wykorzystują swoje doświadczenie, poparte ponad setką wygranych projektów HBM, by umiejscowić ten kontroler IP jako istotny element przyszłych projektów systemów na chipie (SoC) dla AI. Dodatkowe funkcje niezawodności mają wspierać klientów w osiągnięciu sukcesu przy wczesnym prototypowaniu krzemu.

Simon Blake-Wilson, starszy wiceprezes i dyrektor generalny działu Silicon IP w Rambus, zaznaczył, że ekosystem pamięci musi dynamicznie rozwijać wydajność w obliczu nienasyconego zapotrzebowania ze strony AI. Samsung Electronics, poprzez Bena Rhewa, wyraził poparcie, określając HBM4E jako znaczący kamień milowy dostarczający wydajność dla zaawansowanych obciążeń AI i HPC. Kontroler oferuje elastyczność wdrożeniową dla chmury, przedsiębiorstw i urządzeń brzegowych, umożliwiając integrację z różnymi architekturami SoC poprzez łączenie z zewnętrznymi rozwiązaniami PHY w opakowaniach 2.5D lub 3D.

Soo Kyoum Kim, wiceprezes ds. półprzewodników pamięci w IDC, wskazał, że rozwiązania HBM4E IP będą kluczowe dla szerokiej adopcji branżowej, ponieważ wymagania procesorów AI stale rosną, a obecne IP stanowi niezbędny budulec dla projektantów najnowocześniejszego sprzętu. Rozwiązanie Rambus HBM4E Memory Controller IP jest już dostępne do licencjonowania, a programy wczesnego dostępu są otwarte dla klientów projektowych. Ten dynamiczny rozwój ekosystemu HBM jest bezpośrednią odpowiedzią na zapotrzebowanie generowane przez rosnące modele językowe, których parametry przekraczają bilion, co czyni przepustowość pamięci krytycznym czynnikiem wydajności.