Rambus stellt HBM4E Speichercontroller-IP zur Beschleunigung künftiger KI-Systeme vor

Der Chiphersteller Rambus Inc. kündigte am 4. März 2026 die Einführung seines HBM4E Memory Controller IP an. Diese Lösung wurde konzipiert, um den steigenden Bedarf an Speicherbandbreite von KI-Beschleunigern, Grafikprozessoren (GPUs) und Hochleistungsrechensystemen (HPC) der nächsten Generation zu adressieren. Rambus positioniert den Controller als Reaktion auf die erwartete Serienproduktion von HBM4-unterstützenden Prozessoren im Jahr 2026.

Die technische Spezifikation des neuen Controllers sieht einen Betrieb von bis zu 16 Gigabit pro Sekunde (Gbps) pro Pin vor. Dies resultiert theoretisch in einer Speicherbandbreite von 4,1 Terabyte pro Sekunde (TB/s) pro HBM4E-Bauelement. Bei einer Konfiguration mit acht angeschlossenen HBM4E-Stacks in einem typischen KI-Beschleuniger-Setup kann die Lösung eine gesamte Speicherbandbreite von über 32 TB/s bereitstellen. Diese Kapazität ist für das Training großer Sprachmodelle (LLMs), komplexe Inferenzprozesse und datenintensive HPC-Workloads von fundamentaler Bedeutung.

Der HBM4E-Standard basiert auf dem offiziell im April 2025 verabschiedeten JEDEC HBM4-Standard. Er nutzt vertikal gestapelte DRAM-Dies, die über Through-Silicon Vias (TSVs) verbunden sind, um eine hohe Bandbreite bei geringer Latenz zu gewährleisten. Die Industrie plant für die zweite Jahreshälfte 2026 eine Qualitätsverifizierung für HBM4E, um Beschleunigerstarts im Jahr 2027 zu ermöglichen. Rambus stützt sich auf über 100 HBM-Design-Erfolge, um diesen Controller für zukünftige KI-System-on-Chip-Designs zu etablieren.

Um Kunden bei der zunehmenden Komplexität moderner Chips zu unterstützen, integriert das IP fortschrittliche Zuverlässigkeitsfunktionen. Der Controller bietet zudem Flexibilität für Cloud-, Unternehmens- und Edge-Bereitstellungen, da er mit externen PHY-Lösungen von Drittanbietern kombiniert werden kann, um ein vollständiges HBM4E-Speichersubsystem in 2.5D- oder 3D-Verpackungen zu realisieren. Die Verfügbarkeit des HBM4E Memory Controller IP zur Lizenzierung ist unmittelbar gegeben, und frühe Zugangsprogramme für Design-Kunden sind geöffnet.

Die Entwicklung von HBM4E ist eine Antwort auf die rasante Evolution der KI-Technologie, insbesondere da LLMs die Billionen-Parameter-Marke überschreiten und die Speicherbandbreite zu einem kritischen Engpass wird. Während der JEDEC HBM4-Standard Geschwindigkeiten von bis zu 8 Gbps pro Pin vorsieht, zielen Hersteller wie Samsung mit HBM4E auf höhere Raten ab. Die Fähigkeit von Rambus, 16 Gbps pro Pin zu unterstützen, positioniert die Lösung an der Spitze der aktuellen Entwicklung und bietet Design-Spielraum für künftige Anforderungen, die über die JEDEC-Spezifikationen hinausgehen. Fortschritte dieser Art werden von Akteuren wie Cadence und Samsung Electronics als wesentlich für die breite Akzeptanz neuer HBM-Generationen betrachtet.